PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-216330

(43) Date of publication of application: 04.08.2000

(51)Int.Cl.

H01L 25/065

H01L 25/07

H01L 25/18

H01L 23/52

(21)Application number: 11-017134

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

26.01.1999

(72)Inventor: MATSUSHIMA FUMIAKI


KOEDA SHUJI

(54) STACKED SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To easily manufacture chip-on-chip structure where multiple IC are stacked by forming an electric continuity wiring from bonding pads to the end faces of chips, bonding and stacking the chips by means of adhesion resin layers and connecting all the chips stacked by an electric continuity wiring.

SOLUTION: An electric continuity wiring 13 is formed by discharging a molten solder material from an ink jet head from respective bonding pads 12 to a cut part where wiring connection with the other IC chip 11 is assumed. Electron beam curing-type adhesion 14 is applied on the surface of a silicon wafer. The silicon wafer is cut and divided into each IC chip 11. IC having the electric functions of different types are similarly worked and overlapped. Electron beams are radiated and the IC chips 11 are



bonded. Then, a continuity wiring 15 is formed by discharging a molten solder material from the ink jet head to the side part of an IC chip stack body where the IC chips 11 are overlapped.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(II)特許山東公開各号 特開2000-216330 (P2000-216330A)

(43)公開日 平成12年8月4日(2000.8.

(51) Int.CL?		織別記号	FI			デーでリート"(参;
HOIL	25/065		HOll	25/08	Z	
	25/07			23/52	c	
	25/18					
	23/52					

審査請求 未請求 請求項の数8 OL (全 4 J


(21)出顯番号	特顯平11-17134	(71)出願人 000002369 セイコーエプソン株式会社
(22)出版日	平成11年1月26日(1999.1.26)	でイコーエノック体式最近 東京都新宿区西新宿2丁目4番1号 (72)発明者 松島 文明 長野県諏訪市大和3丁目3番5号 セイーエプソン株式会社内 (72)発明者 小板 周史 長野県諏訪市大和3丁目3番5号 セイーエブソン株式会社内 (74)代理人 100093388 弁理士 鈴木 春三郎 (外2名)

(54) 【発明の名称】 積層型半導体装層およびその製造方法

(57)【要約】

【課題】 I Cを三次元に積層してなるチップオンチップ 構造を容易に製造する。

【解決手段】ボンディングバッドからICチップ端面までインクジェット方式により電気的導通配線形成した後、ICチップを接着性樹脂の介在により満層、接着し再度インクジェット方式により電気的導通配線を形成して各ICチップを電気的に接続する。



(2)

【特許請求の範囲】

لأرب ويني

ップ端面までに電気的導道配線が形成され、さらに該チ ップの全面もしくは一部に接着性のある樹脂層が形成さ れ、同様に形成された電気的に別機能を持つ複数のチッ ブが該樹脂層により接着、積層され、さらに各チップ鑑 面を横断してなる電気的導通配線により論層された全チ ップが接続されたことを特徴とする積層型半導体装置。 【記求項2】複数の!Cチップが形成されたシリコンウ エハーの各チップ内のボンディングバッドから少なくと 10 ている。 も各チップ切断位置までに電気的導通配線を形成する第 一の工程、第一の工程を経たシリコンウェハーの電気的 導道配線形成面の全面もしくは一部に接着性のある樹脂 層を形成する第二の工程。第二の工程を経たウエハーを 切断により個々のICチップに分割する第三の工程、同 様に形成された電気的に別機能を持つICチップが綺層 され、接着性のある樹脂の硬化によって互いに接着にさ れる第四の工程、荷層された各!Cチップが第一の工程 で作製された電気的導通配線の末端同士で各!Cチップ 切断面を横断する方向に電気的導通配線により接続され 20 る第五の工程からなることを特徴とする補層型半導体装 置の製造方法。

1

【請求項1】ICチップの各ポンディングパッドからチ

【請求項3】電気的導通配線がインクジェット方式で形 成されることを特徴とする請求項2記載の積層型半導体 装置の製造方法。

【請求項4】電気的導通配線材料が金属もしくは導電性 粒子を含有する導電性樹脂から選ばれてなることを特徴 とする請求項2記載の積層型半導体装置の製造方法。

【請求項5】第四の工程の【Cチップの接着勧脂の硬化 が一枚のチップを重ねる毎に行われるかもしくは全! C 30 チップを重ねた後に一括して行われることを特徴とする 請求項2記載の積層型半導体装置の製造方法。

【請求項6】接着樹脂の硬化が熱硬化もしくは電子線硬 化でおこなわれることを特徴とする請求項2記載の請屈 型半導体装置の製造方法。

【請求項7】接着性のある樹脂層を形成する第二の工程 が第三の工程のICチップへの切断の後に行われること を特徴とする請求項2記載の積層型半導体装置の製造方

ンウエハー状態で論層、接着樹脂の硬化を行った後に実 施されることを特徴とする請求項2記載の積層型半導体 装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体!Cチップを 積層化して形成される積層型!Cチップおよびその製造 方法に関する。

[0002]

【従来の技術】従来より、実装密度の高い構造を実現す 50 とを特徴とする。

るために!Cチップを綺層するチップオンチップ構造が 提案されており、その際ICチップ間の電気的接続にも 様々な提案がされている。例えば特開平8-26471 2では図5に示されるように [Cチップ5]に形成され た質道したスルーホール52により積層されたICチッ プが金属53により電気的に接続される形態が提案され ており、また特開平5-63137も同様である。さら には特許番号第2605968号では同一属性のあるボ ンディングパッドの位置関係も考慮された形態がとられ

[0003]

【発明が解決しようとする課題】しかしながら従来の方 法ではいずれも集績回路の形成されたICチップもしく はシリコンウエハーに貫通したスルーホールを形成する 点において容易ではない。すなわち、形成された集積回 路に何らダメージを与えることなくスルーホールを作製 することは困難が伴う。一方集積回路形成前のシリコン ウエハーにあらかじめスルーホールを形成するなら集績 回路の形成に困難をきたすことが容易に予測される。 [0004]

【課題を解決するための手段】上記の従来技術の問題点 を解決するためのもので請求項1記載の積層型半導体装 置はICチップの各ポンディングパッドからチップ鑑面 までに電気的導通配線が形成され、さらに該チップの全 面もしくは一部に接着性のある樹脂層が形成され、同様 に形成された電気的に別機能を持つ複数のチップが該樹 脂層により接着、積層され、さらに各チップ総面を構断 してなる電気的導通配線により積層された全チップが接 続されたことを特徴とする。

【0005】請求項2記載の補層型半導体装置の製造方 法は複数の「Cチップが形成されたシリコンウエハーの 各チップ内のポンディングパッドから少なくとも各チッ ブ切断位置までに電気的導道配線を形成する第一の工 程、第一の工程を経たシリコンウェハーの電気的導通配 被形成面の全面もしくは一部に接着性のある樹脂層を形 成する第二の工程、第二の工程を経たウェハーを切断に より個々の!Cチップに分割する第三の工程、同様に形 成された電気的に別機能を持つ!Cチップが積層され、 接着性のある樹脂の硬化によって互いに接着にされる第 【請求項8】【Cチップへ切断する第三の工程がシリコ 40 四の工程、積暑された各【Cチップが第一の工程で作製 された電気的導道配線の端面同士で各ICチップ端面を 横断する方向に電気的導道配線により接続される第五の 工程からなることを特徴とする。

> 【0006】請求項3記載の綺層型半導体装置の製造方 法は請求項2において電気的導通配線がインクジェット 方式で形成されることを特徴とする。

【0007】請求項4記載の補層型半導体装置の製造方 法は請求項2において電気的導通配線材料が金属もしく は導電性粒子を含有する導電性樹脂から選ばれてなると

3

【0008】請求項5記載の荷層型半導体装置の製造方 法は請求項2において第四の工程の10チップの接着樹 脂の硬化が一枚のチップを重ねる毎に行われるかもしく は全ICチップを重ねた後に一括して行われることを特 徴とする。

【0009】請求項6記載の荷層型半導体装置の製造方 法は請求項2において接着樹脂の硬化が熱硬化もしくは 電子線硬化でおこなわれることを特徴とする。

【0010】請求項7記載の積層型半導体装置の製造方 二の工程が第三の工程のICチップへの切断の後に行わ れることを特徴とする。

【①①11】請求項8記載の積層型半導体装置の製造方 法は請求項2において! C チップへ切断する第三の工程 がシリコンウエハー状態で積層、接着樹脂の硬化を行っ た後に実施されることを特徴とする。

【1) (1) 12】(作用) イングジェット方式による電気的 導道配線の形成について説明を加える。従来はメッキあ るいはスパッタにより金属膜を形成し、さらにフォトリ ソグラフィー、エッチング等を用いて配線に加工してい 20 た。インクジェット方式とは元泉パーソナルコンピュー タの周辺機器であるプリンターのインク吐出技術であり 10ビコリットル程度以上の微少液滴を微少ノズル先端 から吐出して猫画する技術である。近年低融点の溶融し た金属、金属ペースト等もヘッドノズルから吐出できる ことが確認できた。したがってこの技術で直接的に電気 的配線が描画形成できる。配線幅も最小20 mm程度の 微細配線が可能である。したがって、本技術は大掛かり なプロセスを用いない極めて簡単な配線形成技術として 将来性が高い。

[0013]

【発明の実施の形態】以下本発明の実施の形態を実施例 により説明する。

【0014】(実施例1)図2は!Cチップを形成した 6 インチ径のシリコンウエハーを示す。図3はその表面 の一部を示すもので31は配線接続用のボンディングバ ッドである。ボンディングバッド以外の部分32はブラ ズマCVDで形成した絶縁膜で覆われている。本実施例 では各!Cチップの周辺部のみにボンディングバッドを 形成したものを用いた。ボンディングバッドの個数は数 40 十から数百になるが説明を容易にするために個数を少な くして描いた。また実線部33は後工程で切断される位 置を示す。各ポンディングパッドは通常アルミニウムで 形成されており必要に応じてバリアメタル層でカバーさ れる。本実施例ではチタンタングステン台金 (TiW) とその上を銅でカバーしたものを用いた。

【0015】第一の工程として各ポンディングバッドか ち後工程で他のICチップとの配根接続が想定される切 断部までの間にインクジェットヘッドから溶融したはん

の電気的導通配線34を形成した。インクジェットで塗 出できる金属は現状では50℃から数100℃で溶融す る金属が適用できるレベルになってきた。これによって 形成される配線の密着性を高めるために「Cが形成され たシリコンウエハーにプラズマエッチングなどの乾式表 面処理を行ってもよい。本実施例では酸素プラズマによ ってシリコンウエハーの上の絶縁膜表面をライトエッチ ングした。

【0016】第二の工程としてこのシリコンウエハーの 法は請求項2において接着性のある樹脂層を形成する第 19 表面に電子複類化型の接着性樹脂を塗布した。該接着性 樹脂は!Cチップ周辺部に図4の41のように塗布され た。少なくとも上記電気的導通配線の上には微脂層が形 成される。厚みは特に限定はないが本実施例では100 umとした。周辺部全域に接着性樹脂層を形成しないの はICから発生する熱が外部に逃げ易くするためであ

> 【0017】第三の工程として全工程で作製したシリコ ンウエハーを一つ一つのICチップに切断して分割し

【0018】第四の工程として異種の電気的機能を持つ ICを同様に加工して計3枚を重ねあわせた。最上部に 置かれた「Cチップは接着性樹脂を接覆せず各ポンディ ングバッドには回路基板に電気的に接続するためのはん だによるバンブが形成された。続いて電子線を照射して 三枚のICチップを接着した。

【りり19】第五の工程として図1に示すように10チ ップ11を三枚重ね合せたICチップ積層体の側面部に おいてインクジェットヘッドから溶融したはんだ紂料を 吐出することにより厚み約10μm 幅30μmの電気的 30 導道配線15を形成した。12はボンディングバッド、 13は第一の工程で形成した電気的導通配線、14は接 着性樹脂層である。この配線形成前に少なくとも配線形 成部の表面を洗浄と配線密着性改善のためプラズマエッ チングなどの乾式表面処理を行ってもよい。本実施例で は酸素フラズマによってライトエッチングした。この配 線は前述のボンディングバッドから引き出した電気的導 通配線の端面と接合されることにより三次元的な電気的 接続を可能にした。以上のようにして実装密度の高いチ ップオンチップ構造が実現できた。

【①020】 (実施例2) 実施例1と同様であるが金属 による電気的導道配線の変わりに銀粒子を含んだ樹脂、 所謂銀ペーストを用いた。一般に金属よりは抵抗が高く なるため厚み約30μm、帽30μmの配線として形成し た。また第二の工程で用いる接着樹脂は熱硬化性アクリ ルを用いた。銀ペーストも熱硬化型であったため一括硬 化できた。以上の結果実施例1と同様に実装密度の高い チップオンチップ機造が実現できた。ペースト村は配線 抵抗に影響を与えないなら特に制限されない。含有する 勧脂、有機溶剤成分も他の構造に影響を与えなければ制 だ付料を吐出することにより厚み約10μm. 幅30μm 50 限されない。以上のように本発明の大きな優位性は配線

特闘2000-216330

5

形成工程の容易性にある。

【 0 0 2 1 】 (実施例 3) 実施例 1 と基本的には同様であるが第三の工程の個々の I C チップへの切断を第一の工程の直後に行い、洗浄の後本来第二の工程である接着樹脂の塗布を B I C チップへ分割してから実施した。接着樹脂塗布後に切断すると接着樹脂上が切断時に発生する粉塵で汚壊され洗浄によっても除去しにくいことがあるため実施した。以上の結果実施例 1 と同様に実装密度の高いチップオンチップ構造が実現できた。

5

【①①22】(実施例4)実施例1と基本的には同様で 10 あるが第三の工程の個々のICチップへの切断を第二の工程と第四の工程の後に実施した。すなわち、第二の工程でシリコンウエハー上に接着樹脂を塗布した後第四の 請屠. 硬化工程をウエハー状態のまま行った。積層、硬化は一枚重ねるごとに熱硬化工程により実施した。請屠 状態で一括して切断した。この一括して切断できる点に 優位性がある。以上の結果実施例1と同様に実装密度の高いチップオンチップ構造が実現できた。

【0023】(実施例5)実施例4と同様であるがシリコンウエハーの積層を5枚で行い、硬化は電子線により 20一回で行った。さらに積層状態で一括して切断した。以上の結果実施例1と同様に実装密度の高いチップオンチップ構造が実現できた。

【0024】本実施例では電気的導道配線の形成法としてインクジェット技術のみを適用しているが、例えば真空中で微細ノズルから金属の微小粒子を吐出して金属膜を形成する方法も検討されており本発明に対しても適用*

* 可能性が高い。

[0025]

【発明の効果】以上のように本発明により多数のICが 補層されたチップオンチップ構造を容易に製造すること が可能となった。

【図面の簡単な説明】

【図1】本発明の一つの実施例を模式的に示す断面図。

【図2】 本発明で用いた I C チョブが形成されたシリコンウエハーを模式的に示す図。

16 【図3】実施例1の第一の工程を説明するための図。

【図4】実施例1の第二の工程を説明するための図。

【図5】従来の一例を示す図。

【符号の説明】

11. ! Cチップ

12. ボンディングパッド

13. 弯気的導道配線

14. 接着性樹脂

15. 電気的導道配線

31. ボンディングパッド

32. 絶縁膜で接覆された部分

33. 切断位置

34. 電気的導通配線

41.接着性樹脂塗布部

51. ICチップ

52. スルーホール

53. 金属配線

